半導体の2nmとは？プロセスノード名の本当の意味を解説

最新のスマートフォンやパソコンの性能を紹介するニュースで、「2ナノメートル（2nm）世代の最先端チップ」という言葉を耳にする機会が増えています。数字が小さくなるほど性能が高く省電力になるというイメージは定着していますが、「2nmとはどこの寸法なのか」という疑問には、正確な答えが意外なほど知られていません。

結論から述べると、現在の「2nm」という数字は、トランジスタ内部の特定の部品を測った実寸ではありません。半導体の歴史の中で受け継がれてきた「製造技術の世代を表す指標（看板）」です。

なぜ数字と実寸が乖離するようになったのか、半導体の集積度や性能を決める本当の仕組みは何なのかを論理的かつ分かりやすく解説します。

---

1. 「2nm」という数字の正体――実寸ではなく「技術世代の看板」

ノード名は特定部品の寸法を一律に表したものではない

半導体の世界では、製造技術の世代を区切る呼び名を「プロセスノード名」と呼びます。歴史的には「130nm」「90nm」「45nm」と小さくなり、近年では「3nm」や「2nm」といった極めて小さな数字が使われています。1nm（ナノメートル）とは、1ミリメートルの100万分の1（1メートルの10億分の1）という極微の長さです。

この「2nm」という数字を聞くと、「ゲートの長さが2nmなのだろう」「配線の幅が2nmなのだろう」と考えがちです。しかし、現在のプロセスノード名は製造技術の世代を示す名称として使われ、トランジスタ全体や特定部品の一律の実寸を表してはいません（国際半導体技術ロードマップ「IRDS 2024」Table ES15等）。

ただし、「2nmの構造はどこにも存在しない」と過度に断定することも正確ではありません。最先端トランジスタの内部には、絶縁膜の厚みや微細な隙間など、数ナノメートル前後の物理的寸法を持つ箇所が確かに存在します。問題の本質は、「特定部分の寸法を一律に測って名付けられたものではない」という点にあります。現代のノード名は、以前の世代よりも回路密度や性能、電力効率を総合的に高めた「新しい技術世代」を示す指標・ブランド名として運用されています。

オングストローム表記への移行と数字の意味

業界では「20A」「16A」など、オングストロームを用いた世代名も使われています。1Åは0.1nmなので、単位としての20Åは2nm、10Åは1nmです。ただし、メーカーごとの世代名は測定した部品の寸法や、他社の世代との順序を数字だけで示すものではありません。

数字の単位が変わっても、「技術世代を示す指標である」という本質は変わりません。原子の大きさが約0.1nmから数Åであるため、「1nmを下回ると原子より小さくて作れないのではないか」と疑問を持たれることもありますが、ノード名は原子の間隔や結晶格子の大きさを直接指定する寸法ではありません。前世代からの進歩を示す指標であると理解することが大切です。

---

2. かつては実寸に近かった？――ノード名と寸法の歴史と乖離の始まり

比例縮小則（デナード・スケーリング）が機能した時代

かつては、ノード名とトランジスタの代表寸法が密接に対応していた時代がありました。1974年にIBMのロバート・デナード博士らが提唱した「比例縮小則（デナード・スケーリング）」は、半導体の進化を支えた設計指針です。

この理論の基本条件は、トランジスタの平面寸法（縦と横）を約0.7倍（1/\sqrt{2}）に縮小することでした。縦横がそれぞれ0.7倍になると、次の効果が同時に成立しました。

• 面積が約半分（0.7 \times 0.7 \approx 0.49、約0.5倍）になり、同じチップ面積に約2倍のトランジスタを集積できる。
• 電圧や絶縁膜の厚さも同じ比率で縮小することで、消費電力密度を一定に保ったまま、動作周波数（計算速度）を約1.4倍に引き上げられる。

この良好な関係が維持されていた時代、スイッチ部分の長さ（ゲート長）などを代表寸法としてノード名に採用していました。寸法縮小が集積数倍増と性能向上に直結していたため、ノード名は実寸の目安として十分に機能していたのです。

2000年代初頭の90nm公表に見る実寸との乖離

代表寸法の扱いは当時からメーカーの技術方針で多少の差異がありましたが、2000年代初頭に明確な乖離が現れます。

代表例が、2002年8月のインテルによる90nm製造プロセスの発表です。2000年代初頭の90nmプロセスの公表において、ゲート長が約50nmと示されるなど、技術世代の名称と代表的なゲート寸法の実寸には具体的な乖離が見られました（Intel News Release, 2002年8月13日）。既存の130nm世代ではゲート長60nmと比較され、発表された90nmプロセスではゲート酸化膜厚1.2nmも示されました。公称ノード名よりも実際のゲート寸法の方が大幅に小さい状態が生じていたのです。

微細化の壁となった二つの物理限界

実寸とノード名が乖離した背景には、単純な縮小を阻む物理限界がありました。

1. 短チャネル効果：ゲート長を極端に短くすると、ソースとドレインの距離が近くなりすぎます。その結果、ゲート電圧をかけていない状態でもドレイン電界の影響を受け、ゲート電界によるオン・オフ制御力が低下して漏れ電流（リーク電流）が増加します。
2. ゲート酸化膜のトンネル効果：ゲート制御力を保つために絶縁膜（ゲート酸化膜）を原子数層分（1nm前後）まで薄くすると、量子力学的トンネル効果により電子が絶縁膜を通り抜け、待機電力が消費されます。

これらの限界により、「縦横0.7倍で同電力密度のまま高速化する」という単純な縮小則は破綻し、素子の立体化や新材料の導入へと舵が切られました。

---

3. 半導体の大きさを決める構造――ゲート長・ピッチ・セル面積の仕組み

トランジスタの高密度化を左右する3つの主要寸法

現代の先端ロジック半導体において、集積度を左右する中心的な物理寸法には主に次の3つがあります。

1. ゲート長（Gate Length）：チャネル上にあるゲート電極の長さ。駆動電流やスイッチング速度に直接影響します。
2. コンタクト付きポリピッチ（CPP / Contacted Poly Pitch）：隣り合うゲート電極同士の繰り返し間隔（ゲートピッチ）。横方向に素子をどれだけ隙間なく並べられるかを決めます。
3. 金属配線ピッチ（Metal Pitch）：素子同士を結ぶ最下層付近の金属配線の繰り返し間隔。結線密度を決めます。

現代の回路では、ゲート長だけでチップ全体の集積度は決まりません。CPP、金属配線ピッチ、セルのトラック数や構造など複数の要因が関わります。両方のピッチが必ず縮まなければ密度が上がらない、という関係ではありません。

スタンダードセル面積の計算と「長さ」と「面積」の違い

プロセッサは「スタンダードセル」と呼ばれる論理素子の標準ブロックを敷き詰めて設計されます。スタンダードセルの面積縮小こそがチップの小型化・高集積化を意味します。

面積は縦と横の掛け算で計算されます。

\text{セルの面積} = \text{セルの高さ（金属配線ピッチ} \times \text{トラック数）} \times \text{セルの幅（CPP} \times \text{段数等）}$ 「トラック数」とはセルの高さ方向に通せる配線の本数です。配線ピッチを狭めるかトラック数を減らせば高さが縮まり、CPPを縮小すれば幅が狭まります。

ここで本質的なのは次元の違いです。ノード名は「2nm」という1次元の長さ（\text{nm}）ですが、集積度の本質はスタンダードセル面積という2次元の面積（\text{nm}^2や\mu\text{m}^2）の縮小にあります。ラベルの数字と実際の回路面積の減少を混同してはいけません。

ノード名・寸法・性能を区別する

前段で説明した三つの違いを、生成模式図で整理します。図の写真風のチップや拡大図は特定メーカーの製品・実測断面ではありません。

図は①技術世代の名称、②ゲート長や配線間隔など個別に測る寸法、③条件をそろえて比べる集積度・電力・速度という三段階です。

1. 名称：「2nm世代」は特定部品の寸法を一律に示しません。ただし、実物に2nm前後の寸法が存在しないという意味でもありません。
2. 寸法：ゲート長やゲート間隔、配線の間隔は異なる測定箇所です。図の形や長さは測定値ではなく、どの寸法を比べるかを考える入口です。
3. 評価：集積密度は単位面積あたりのトランジスタ数など、定義と測定対象を確かめて比較します。電力や速度も設計・動作条件で変わり、ノード名だけでは優劣を決められません。

---

4. なぜメーカーごとに「2nm」の中身が違うのか――TSMC、インテル、サムスン

統一された換算式は存在しない

異なるメーカー間では同じ2nmという呼称であっても密度や性能が同一とは限らず、製品やプロセスの実仕様は各社の公式公表資料で個別に確認する必要があります（TSMC Logic Technology Overview等）。

かつての比例縮小則の時代と異なり、現在の半導体業界には「昔の平面縮小なら何ナノメートル相当か」を算出する統一された業界公式の換算式は存在しません。各メーカーは前世代プロセスと比較し、密度・電力・速度が世代交代に値する水準に達した段階で、自社の技術ロードマップに沿って命名しています。独自の経緯で命名されるため、同じ呼称でも内部の回路密度や寸法は同一ではないのです。

トランジスタ構造の転換：FinFETからナノシートGAAへ

2nm世代の大きな節目がトランジスタ構造の刷新です。従来はひれ状チャネルの3面をゲートで覆う「FinFET」が主流でしたが、微細化に伴い電流の通り道全体をゲートで包み込む「GAA（Gate-All-Around）」の導入が始まっています。

ただし、「2nm世代の全半導体が同一のナノシートGAAへ移行する」と一般化はできません。TSMCの2nm（N2）では薄いシート状チャネルを積層した「ナノシート」の採用が公式説明されていますが、他社が採用する時期や形態は戦略により異なります。ナノシートはGAAの代表的実装ですが、各社のアプローチは個別に確認する必要があります。

世代進化を支える新技術（裏面電源供給・チップレット）

2nm世代の進化は素子の縮小だけでなく、回路全体のアーキテクチャ技術にも支えられています。

その一つが「裏面電源供給（BSPDN）」です。ウェハの裏面側から直接トランジスタへ給電することで、表面の配線混雑を解消し、電圧降下を抑制して性能と面積効率を高めます。ただし裏面電源供給は全2nm製品に必須ではなく、TSMCでも標準の「N2」と裏面電源を組み合わせた「A16」のように技術区分が分かれています。これに加え、複数チップを組み合わせるチップレット技術や高NA EUV露光装置など、複合的な技術によって2nm世代の価値が創出されています。

---

5. 「微細化の指標」をどう評価すべきか――トランジスタ密度の多面性とPPA

客観指標としてのトランジスタ密度とその限界

共通の客観指標として議論されるのが、単位面積あたりの素子数を示す「トランジスタ密度（MTr/\text{mm}^2）」です。

しかし、半導体の微細化度合いを評価する客観指標としてトランジスタ密度が議論されていますが、ロジック密度やSRAMセル面積など回路による違いがあり、単一の数値のみで製品全体の製造コストや性能が決まるわけではありません（Wong et al., "A Density Metric for Semiconductor Technology", 2020）。

プロセッサには演算を行うロジック回路のほか、キャッシュメモリの「SRAM回路」や通信を担う「I/O回路」が混在しています。ロジック密度が向上しても、SRAMセルの微細化停滞によりチップ全体の縮小は制限されます。さらに製造歩留まりや設計・マスク費用も関わるため、単一の密度指標だけで製品のコスト優位性を決定づけることはできません。

PPAの改善条件と「密度向上」と「面積縮小」の算術的な違い

新世代プロセスで提示される「PPA（消費電力・性能・面積）」の数値を読む際も前提条件の確認が欠かせません。

• アイソパワー条件：消費電力を同一に固定した場合の動作速度（周波数）向上率。
• アイソパフォーマンス条件：動作速度を同一に固定した場合の消費電力削減率。

速度と電力はトレードオフの関係にあり、両方を同時に最大化できるわけではありません。

また、「密度の向上」と「面積の縮小」の計算の違いにも注意が必要です。同じ数のトランジスタを同じ比較条件で集積できると仮定し、「トランジスタ密度が15%向上した（1.15倍）」場合、面積は密度の逆数（1 / 1.15 \approx 0.8696）となるため、面積縮小率は約13%（100\% - 86.96\% \approx 13.04\%）にとどまります。「密度15%向上＝面積15%縮小」ではないという算術的な識別が必要です。 実際のチップではSRAM、配線、入出力回路などの構成も面積に影響するため、この計算をチップ全体にそのまま当てはめることはできません。

---

6. 半導体プロセスノードに関するよくある疑問（FAQ）

Q1. 「2nm」という数字は単なるマーケティング用の誇大広告なのですか？

A. ノード名は各メーカーが技術世代を示すために用いるラベルです。特定部品の実寸を示すものではなく、同じ名称が共通の密度や性能基準を保証するわけでもありません。比較には、密度、電力、性能とその測定条件を確認する必要があります。

Q2. 1nm（10Å）を下回ると、微細化は物理的に不可能になるのでしょうか？

A. ノード名は特定部品の実寸ではありません。14Åは単位換算で1.4nm、10Åは1.0nmであり、どちらも「1nm未満」の例ではありません。将来の世代名だけから物理寸法や性能を予測することはできません。微細化に伴う漏れ電流やばらつきへの対応に加え、立体的な素子構造や積層、新材料の研究が進められています。

Q3. 新しいスマホやPCを選ぶとき、一般ユーザーはノード名をどう見るべきですか？

A. 「2nmだから3nmより絶対に高性能」と数字だけで短絡的に判断しないことが大切です。実際の処理速度やバッテリー持ちは、半導体のノードだけでなく、回路アーキテクチャ、メモリ速度、放熱設計、ソフトウェア最適化に大きく左右されます。ノード名は技術の一端を示す目安と捉え、実機ベンチマークを総合的に確認して判断するのが賢明です。

---

7. まとめ――「2nm」を正しく理解するための視点

半導体の「2nm」という言葉は、特定部品を測った実寸ではなく、長年の技術進化を受け継ぐ「製造技術の世代を表す指標」です。かつての比例縮小則が限界を迎えた後も、立体構造（GAA）や裏面電源供給といった技術革新によって着実な進化が続けられています。

メーカーごとに命名基準や設計方針が異なる現在、ノード名の数字の大小だけに惑わされず、実際の回路密度や動作条件、実測データを多角的に見極めることこそが、先端技術の進化を正しく捉える確かな視点です。

---